

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES


Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**



中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE
MINISTRY OF ECONOMIC AFFAIRS
REPUBLIC OF CHINA

茲證明所附文件，係本局存檔中原申請案的副本，正確無訛，
其申請資料如下：

This is to certify that annexed is a true copy from the records of this
office of the application as originally filed which is identified hereunder:

申請日：西元 2001 年 06 月 14 日
Application Date

申請案號：090114366
Application No.

申請人：威盛電子股份有限公司
Applicant(s)

局長
Director General

陳明邦

發文日期：西元 2002 年 1 月 22 日
Issue Date

發文字號：09111001104
Serial No.

申請日期：	案號：
類別：	

(以上各欄由本局填註)

發明專利說明書

一、 發明名稱	中 文	訊號顯示裝置及其方法
	英 文	Signal Display Apparatus and Related Method
二、 發明人	姓 名 (中文)	1. 林燕杉 2. 宋大成 3. 杜銘義
	姓 名 (英文)	1. Lin, Yen-Shan 2. Sung, Ta-Cheng 3. Duh, Ming-Yih
	國 籍	1. 中華民國 2. 中華民國 3. 中華民國
	住、居所	1. 台北縣新店市中榮街一〇一號六樓 2. 台北縣中和市景新街四六七巷三五弄十號四樓 3. 苗栗縣後龍鎮成功路三八〇號
三、 申請人	姓 名 (名稱) (中文)	1. 威盛電子股份有限公司
	姓 名 (名稱) (英文)	1. VIA TECHNOLOGIES, INC.
	國 籍	1. 中華民國
	住、居所 (事務所)	1. 台北縣新店市中正路535號8樓
	代表人 姓 名 (中文)	1. 王雪紅
	代表人 姓 名 (英文)	1.



四、中文發明摘要 (發明之名稱：訊號顯示裝置及其方法)

本發明提供一種訊號顯示裝置及相關方法，包含：複數個位移暫存器，用以接收一第一時脈；以及一選擇電路，用以根據一第二時脈接收一資料流之一選擇訊號，並輸出複數個致能訊號至該等位移暫存器；其中該等位移暫存器可分別根據該第一時脈選擇性地 (selectively) 暫存該資料流之一部份，以回應於該等致能訊號。

英文發明摘要 (發明之名稱：Signal Display Apparatus and Related Method)

The present invention provides a signal display apparatus and related method comprising a plurality of shift registers for receiving a first clock, and a selecting circuit for receiving selecting data of sequential data according to a second clock and sending a plurality of enabling signals to the shift registers, wherein each of the shift registers can response to the enabling signals by selectively registering a portion of the sequential data.



本案已向

國(地區)申請專利

申請日期

案號

主張優先權

無

有關微生物已寄存於

寄存日期

寄存號碼

無

五、發明說明 (1)


發明之領域：

本發明係提供一種將資料存於一訊號顯示裝置及其方法，尤指一種將序列形式之資料流以非串列的方式存於位移暫存器之裝置及其方法。

背景說明：

在現代的資訊社會，為了方便以半導體電路來處理大量的資料，資料都被數位化，以二進位的位元 (bit) 的形式呈現。最基本的數位資料，就是依時序串列各個位元，以序列形式完整組成一筆數位資料，在時序上形成一資料流。因為序列形式的數位資料其組成位元是依時間順序排列的；在以數位電路處理序列形式的數位資料時，同一時間內僅須處理少數位元，故數位電路之實際設計可大幅簡化，電路之佈局也相當精簡。



在各種處理序列資料的數位電路中，以串列方式暫存序列資料的資料暫存電路是基本的構成方塊之一。請參考圖一。圖一為一習知之資料暫存電路 12 與一習知之介面電路 10 配合之功能方塊圖。習知之介面電路 10 有兩個輸出端，分別用來輸出一序列之資料訊號 16 與一對應之第一時脈 14；而資料暫存電路 12 就是用來配合第一時脈 14 以暫存介面電路 10 輸出之資料訊號 16。資料暫存器 12 中有兩個功



五、發明說明 (2)

能相同的位移暫存器 (shift register) 18A及 18B (為了以下討論的方便，分別將兩者稱為第一位移暫存器 18A與第二位移暫存器 18B)。位移暫存器 18A與 18B中分別有複數個以串列方式電連的暫存單元 19 (圖一中繪出四個做為代表)，每個暫存單元 19用來儲存一位元 (bit) 的資料；而第一位移暫存器 18A最右邊的暫存單元 19也以串列方式電連於第二位移暫存器 18B。另外，位移暫存器 18A與 18B各有一時脈端 22，用來接受介面電路 10輸出之第一時脈 14的觸發，以控制位移暫存器的動作。

資料暫存電路的功能之一，就是將暫存的序列資料顯示出來；所以圖一中的資料暫存電路 12也有一顯示電路 20，用來顯示暫存於資料暫存電路 12中的資料。更明確地說，顯示電路 20中有複數個顯示單元 24，各顯示單元 24電連於一對應之暫存單元 19，用來顯示對應之暫存單元 19中的資料。顯示單元 19典型之例子就是發光二極體，可隨導通情形的不同而呈現發光或不發光兩種情形，藉以表示對應之暫存單元 19中的資料是 0或 1。像這樣的顯示電路有多種應用，譬如說是在網路的交換機。因為網路交換機要處理複數個終端機透過交換機互相交換資料，需要有一個顯示介面來顯示各終端機運作的情形，以方便網路管制人員監視網路上各終端機的情況。在這種情況下，就可使用圖一中的電路配置來做為一顯示介面。舉例來說，第一位移暫存器 18A的四個暫存單元 19可分別用來暫存第一終端機





五、發明說明 (3)

(未圖示)的四種不同的運作狀態(如第一終端機是否正常連線、是否正在傳輸資料、是否發生資料碰撞等等狀態);第二位移暫存器 18B則可用來暫存第二終端機對應的四種不同運作狀態。而各終端機對應運作狀態的資料,就由介面電路 10,配合第一時脈 14以序列形式提供給資料暫存電路 12;而與位移暫存器 18A、18B配合的顯示電路 20就可以用顯示單元 24(譬如說是發光二極體)的明滅狀態來表示第一及第二終端機的相關運作狀態了。

請參考圖二。圖二為習知介面電路 10所輸出之第一時脈 14與序列形式之資料訊號 16的時序圖,圖二之橫軸即為時間。配合資料暫存電路 12中的八個暫存單元 19,序列形式的資料訊號 16中的一筆資料 26也依序排列了八個位元的資料(在圖二中分別標示為位元 16A、16B、16C、16D、16E、16F、16G、16H);其中位元 16A至 16D形成資料 26中位階較高的資料 26B;位元 16E至 16H形成資料 26中位階較低的資料 26A。配合資料訊號 16中的各位元,第一時脈 14中也有對應的時脈週期(圖二中分別標示為週期 14A、14B、14C、14D、14E、14F、14G、14H);各週期佔用的時間為 T,都是用來觸發第一位移暫存器 18A與第二位移暫存器 18B之運作。至於資料暫存電路 12隨第一時脈 14之觸發而運作的情形,則請繼續參考圖三 A至圖三 D。


請參考圖三 A、圖三 B、圖三 C及圖三 D。圖三 A至圖三 D



五、發明說明 (4)

為習知資料暫存電路 12 受第一時脈 14 之觸發而在不同週期運作的情形。為方便解說起見，此處是以資料暫存電路 12 要暫存圖二中的資料 26 為例子。為了以下討論的方便，特將第一位移暫存器 18A 中的第一個暫存單元稱為暫存單元 19A，第二個暫存單元稱為暫存單元 19B；第二位移暫存器 18B 中最左側的暫存單元稱為暫存單元 19H。請注意圖二中的資料 26 由左向右（即由位元 16A 至 16H）分別有內容為 1、0、1、0、0、1、1、0 的八個位元，並分別配合第一時脈 14 中的週期 14A 至 14H。在圖三 A 中，當資料暫存電路 12 受第一時脈 14 的週期 14A 觸發時，第一位移暫存器 18A 與第一位移暫存器 18B 都會將其內各暫存單元 19 中的位元向右位移 (shift)，第一位移暫存器 18A 中最左邊的暫存單元則移入資料 26 中的第一個位元 16A（數字 23 即表示位元 16A 之內容）。圖三 A（及圖三 B 至圖三 D）中的箭頭 28 就是用來表示資料暫存電路 12 中各位元向右位移的情形，而記號 X 則是在資料 26 要存入資料暫存電路 12 前暫存於各暫存單元 19 中的資料，其內容與此處之技術討論無關，故不予指明。請注意位元 16A 是資料訊號 16 中最先傳輸的位元（請參考圖二中的時序圖）。


● 隨時間的變化，每一個第一時脈 14 中的週期都會觸發第一位移暫存器 18A 與第二位移暫存器 18B 將其內各暫存單元 19 的內容向右位移一個位元，以再存入資料 26 中的一個位元。如圖三 B 中所示的，就是在週期 14B 時，資料 26 中已



五、發明說明 (5)

有兩個位元（依序是 16A 及 16B）被存入資料暫存電路 12 中。其中原本存在第一位移暫存器 18A 最左邊之暫存單元 19A 的位元 16A，已隨週期 14B 之觸發而被右移至暫存單元 19B；同時資料 26 中的位元 16B 也已被存入暫存單元 19A。圖三 C 中所示的，是在週期 14E 時，資料 26 中已經有前五個位元被依序存入資料暫存電路 12 的情形。依照時間由先到後排列，這五個位元分別是位元 16A、16B、16C、16D 與 16E；其內容 1、0、1、0、0 也按照由右向左的順序排列在資料暫存電路 12 的左邊五個暫存單元中。最後，在時脈 14H 之觸發後，資料 26 中的八個位元也完全存入至資料暫存電路 12 中；資料 26 中最先被傳輸的位元被存入第二暫存電路 18B 中最右邊的暫存單元 19H，最後被傳輸的位元則被存入第一暫存電路 18A 中最左邊的暫存單元 19A。

以序列形式依序傳輸資料 26 中的各個位元，其優點是實際電路之構造較為精簡。如圖一中之例，介面電路 10 只要一個輸出端（通常也就是介面電路的一個接腳）就能依次輸出資料 26 的各個位元，使得介面電路 10 之佈局 (layout) 十分簡潔。但是，相對地，圖一中的習知技術每次要改變一筆資料，都要重新再依序傳入一整筆資料的各個位元。舉例來說，若資料 26 的左邊四個位元的內容（即位階較高的資料 26B）要由原來的 1010 改為 0011，儘管資料 26 的八位元中僅有存在第二位移暫存器 18B 中的四個位元要改變，但習知技術就要再以八時脈週期的時間重新輸



五、發明說明 (6)

入八位元的資料：00110110。因為在習知技術中，資料26中位階較高的資料26B必須要經過第一位移暫存器18A才能存入第二位移暫存器18B，所以即使只要更新資料26中位階較高的資料26B，習知介面電路10都要重新再輸出一筆完整資料的全部位元，才能將習知資料暫存電路22中暫存的資料更新。

習知資料暫存電路12用來顯示交換機中各終端機通訊狀態時，上述習知技術之缺點將更為明顯。如前面所討論過的，資料暫存電路12的用途之一就是在交換機中，以各顯示單元24來表示與交換機連接之各終端機通訊的狀態。在同一時間內，在與交換機連接的複數個終端機中，很可能只有一個終端機的状态需要更新；但要改變暫存在資料暫存電路12中對應該終端機狀態之位元時，就必須將所有終端機的状态重新更新一遍（儘管其他終端機的状态並未改變）。請注意圖一中之資料暫存電路12以八個暫存單元19對應八個顯示單元24僅是一個簡化的例子；在現代資訊業的實際應用上，一個終端機有四到八個狀態需要監控（也就是說，針對一個終端機要配置有四到八個顯示單元及對應數量之暫存單元），交換機本身則會控制十部以上終端機；要顯示各終端機的所有狀態，資料暫存電路12要有上百個顯示單元24及相同數目的暫存單元19。若只要改變其中一終端機的數個狀態，就要花上百個時脈週期的時間依序位移資料暫存電路12中的各位元，顯然相當浪



五、發明說明 (7)



費時間。若要縮短上百個時脈週期佔用的時間，就要增高時脈的頻率以縮短各時脈週期；但這樣一來又要將資料暫存電路 12 重新設計成適用於高時脈頻率之高頻電路。如業界所熟知，高頻電路之設計、生產及製造都比一般電路更昂貴耗時。且習知之序列更新架構於高頻時，易產生顯示單元訊號閃爍之缺點。像是圖三 A 中的暫存單元 19A，一旦資料訊號要改寫，所有的資料訊號都要經過暫存單元 19A 才能位移入資料暫存電路。所以在位移資料訊號的期間，暫存單元 19A 中的內容會不斷改變，連帶地使用來顯示暫存單元 19A 之顯示單元 24 不斷的閃爍。這樣不僅會減少顯示單元的壽命，監視顯示單元狀態的使用者視覺上也會很不舒服，甚至誤判顯示單元的狀態。

發明概述：

因此，本發明之主要目的在於提供一種同樣以單一序列訊號為輸入、但可節省依序位移各位元之時間的方法及相關電路設計，以解決習知技術之缺點。

發明之詳細說明：

請參考圖四。圖四為本發明中資料暫存電路 32 與顯示電路 40 共同配置為一訊號顯示裝置之實施例的方塊圖。介面電路 30 為一外部之積體電路，可提供第一時脈 34、第二



五、發明說明 (8)

時脈 54 與序列形式之資料訊號 36 (或稱一序列資料流)，舉例來說，給資料暫存電路 32，以控制訊號顯示裝置。資料暫存電路 32 中則有一選擇電路 50、一顯示電路 40 及兩個位移暫存器 38A、38B (以下分別稱為第一及第二位移暫存器)。請注意本發明中之資料暫存電路 32 可以設有更多像位移暫存器 38A、38B 的位移暫存器，圖四中有兩個位移暫存器 38A、38B 的資料暫存電路 32 僅是本發明的一個基本實施例。位移暫存器 38A、38B 各有複數個暫存單元 39 (圖四中之實施例是以各位移暫存器中有四個暫存單元 39 做為例子)，各暫存單元 39 用來暫存一位元 (bit) 的數位資料。另外，位移暫存器 38A、38B 各有一時脈端 42 及一控制端 52；位移暫存器 38A、38B 會受時脈端 42 輸入之第一時脈 34 觸發而動作，而由控制端 52 輸入位移暫存器之訊號則會使位移暫存器致能或失能 (enable or disable)。請注意本發明中的第一位移暫存器 38A 與第二位移暫存器 38B 並未像習知資料暫存電路 22 中的位移暫存器 18A 與 18B 那樣串接在一起。顯示電路 40 中有複數個顯示單元 44，各顯示單元 44 對應一個暫存單元 39，用來顯示對應暫存單元 39 中儲存位元之狀態。



在圖四中，選擇電路 50 可由另一個位移暫存器來實現，以本實施例為例，選擇電路 50 具有複數個暫存單元 48，各暫存單元 48 可暫存一位元的資料。而暫存單元 48 的個數則是配合位移暫存器 38A、38B 的數目；因為圖四中有



五、發明說明 (9)

兩個位移暫存器 38A 及 38B，對應的暫存單元 48 也有兩個。每個暫存單元 48 分別電連於一位移暫存器 38A、38B 的控制端 52；依據暫存單元 48 中暫存之位元，對應之位移暫存器 38A 或 38B 也會受控制而開啟或關閉。另外，選擇電路 50 中也有一時脈端 51，讓選擇電路 50 能受第二時脈 54 的觸發而動作。資料暫存電路 32 中的第一位移暫存器 38A、第二位移暫存器 38B 與選擇電路 50 都會接收介面電路 30 輸出之資料訊號 36。


資料暫存電路 32 配合顯示電路 40 形成的訊號顯示裝置，其功能之一，就是用於網路交換機中，以顯示交換機管制下的各終端機的通訊傳輸狀態。因為網路交換機要處理複數個終端機透過交換機互相交換資料，需要有一個顯示介面來顯示各終端機運作的情形，以方便網路管制人員監視網路上各終端機的情況。在這種情況下，就可使用圖四中的電路配置來做為一顯示介面。舉例來說，第一位移暫存器 38A 的四個暫存單元 39 可分別用來暫存第一終端機（未圖示）的四種不同的運作狀態（如第一終端機是否正常連線、是否正在傳輸資料、是否發生資料碰撞等等狀態）；第二位移暫存器 38B 則可用來暫存第二終端機對應的各種不同運作狀態。而顯示單元 44 可以是發光二極體，這樣就可以用發光二極體的明滅來表示對應位移暫存器中位元的狀態了。



五、發明說明 (10)

請參考圖五。圖五為本發明中介面電路 30 所提供的第一時脈 34、第二時脈 54 與資料訊號 36 的時序圖；圖五之橫軸即為時間。資料訊號 36 中除了要暫存入資料暫存電路 32 中的一筆資料 46 外，還有選擇資料 62 及 64。延續圖四中的實施例，八位元的資料 46 可以分成各有四位元的兩段（即位階較高的資料 46B 與位階較低的資料 46A），分別暫存於各有四個暫存單元 39 的兩個位移暫存器 38A 及 38B；而分別對應於資料 46B 與資料 46A 的選擇資料 62 與 64，就是用來區分資料 46 中的兩段資料 46A 與 46B。第一時脈 34 與第二時脈 54 中都有複數個時脈週期，各時脈週期延續的時間為 T；資料訊號 36 中的每一個位元都對應於一時脈週期的時間。請注意對應於選擇資料 62 及 64 的期間，第一時脈 34 也各有一段無時脈週期的期間 T1，作為識別訊號 81 及 83。相對地，第二時脈 54 在對應資料 46A 及 46B 的期間 T2 沒有時脈週期，反而在期間 T1 時有時脈週期。換句話說，第一時脈 34 與第二時脈 54 在時間上是互補的 (complementary)。



請參考圖六 A 至圖六 D。圖六 A 至圖六 D 為本發明於圖四電路中，在不同階段時的電路運作狀態。圖六 A 至圖六 D 是要將資料訊號 36 中的資料 46 存入資料暫存電路 32 時，在不同階段的狀態。首先，在圖六 A 中，隨著第二時脈 54 的頭兩個時脈週期（即圖五中的時脈週期 54A 及 54B）的觸發，選擇電路 50 將資料訊號 36 中的頭兩個位元 62A 及 62B 依序暫存入選擇電路 50 中的兩個暫存單元 48。請注意在第二時脈



五、發明說明 (11)

54的頭兩個時脈週期中（即期間 T1），第一時脈 34對應的是無時脈週期的識別訊號 81，所以第一及第二位移暫存器 38A及 38B都不會被觸發動作，兩者內部暫存的資料也不會改變。圖六 A中即以虛線外框來表示此時在第一時脈 34中並無時脈週期，第一及第二位移暫存器 38A及 38B也未被觸發動作；箭頭 67則表示此時資料 36的流向（即暫存入選擇電路 50的兩位元選擇資料 62）。記號 X表示各暫存單元 39中先前暫存的位元，其內容對本發明技術之揭露無關，故不予明示。

隨時間進行，請繼續參考圖六 B。在第二時脈 54的頭兩個時脈週期 54A及 54B結束後，第二時脈 54（以虛線框表示）在期間 T2並無時脈週期，故選擇電路 50（以虛線框表示）中的暫存單元 48也不會被觸發動作。但是被暫存入選擇電路 50的選擇資料 62，在此時會控制第一及第二位移暫存器 38A及 38B。選擇資料 62中的第一個位元 62A（請參考圖五）會致能第二位移暫存器 38B，而位元 62B則會使第一位移暫存器 38A失能（故以虛線框表示）。在這個時候，即使第一位移暫存器 38A受到第一時脈 34中時脈週期之觸發，也不會改變其內各暫存單元 39之狀態；相對地，致能的第二位移暫存器 38B就會受第一時脈 34之觸發而正常進行位移暫存的動作。圖六 B中的情況，就是在第一時脈 34的時脈週期 34A及 34B的觸發後，位階較高之資料 46B中的頭兩個位元 36A及 36B被移入第二位移暫存器 38B的情




五、發明說明 (12)

況。箭頭 67 表示此時資料訊號 36 流向第二位移暫存器 38B；箭頭 98 則表示第二位移暫存器 38B 中各位元被向右位移以依序更新各暫存單元之內容。

繼續進行至圖六 C 之狀態。第一時脈 34 在進行完週期 T2 間的各時脈週期後，又再度進入無時脈週期的識別訊號 83（即另一個期間 T1）；第一、第二位移暫存器 38A 及 38B（皆以虛線框表示）也不會被觸發而動作（請注意此時第二位移暫存器 38B 中已存入位階較高之資料 46B）。相對地，第二時脈 54 中的時脈週期又開始觸發選擇電路 50。資料訊號 36 對應此期間 T1 的是另一個選擇訊號 64；此時選擇訊號 64 就會隨第二時脈 54 之觸發而存入選擇電路 50。圖六 C 中表示的就是在第二時脈 54 中的時脈週期 54C（請參考圖五）觸發後，選擇資料 64 中已有一位元 64A 被暫存入選擇電路 50 中的情形。請注意選擇電路 50 最右邊的暫存單元 48 中還暫存有選擇資料 62 的位元 62B（當然，在接下來的時脈週期 54D 觸發後，此位元就會被向右移的位元 64A 取代，而位元 64B 也會被暫存入選擇電路 50）。同樣地，箭頭 67 表示此時資料訊號 36 主要用來改變選擇電路 50 之狀態。

請繼續參考圖六 D。第一時脈 34 在結束識別訊號 83 後，又恢復時脈週期。相對地，第二時脈 54 則停止觸發選擇電路 50。依據選擇電路 50 中暫存之選擇資料 64，第二位移暫存器 38B 會被失能而不受第一時脈 34 觸發之影響，而



五、發明說明 (13)

第一位移暫存器 38A 則會被致能。圖六 D 中所示，即是第一位移暫存器 38A 在第一時脈 34 的時脈週期 34E (請參考圖五) 觸發後，將位階較低之資料 46A 的位元 36E 移入第一位移暫存器 38A 中的情形。如箭頭 67 所示，此時資料訊號 36 主要用來改變第一位移暫存器 38A 之內容以將資料 46 中位階較低的資料 46A 暫存入第一位移暫存器 38A 中。隨著第一時脈 34 中各時脈週期的觸發，資料 46A 中的各位元也會依序移入第一暫存器 38A 中，最後將資料 46 完全存入資料暫存電路 32 中。

由以上討論可瞭解，在本發明中，要存入資料暫存電路 32 的資料，會依資料暫存電路 32 中位移暫存器 (即圖四中的第一及第二暫存器) 的數目及各位移暫存器中暫存單元的多寡分割成數個位階不同的資料 (以下稱子資料，如圖五中的資料 46B 及 46A)。各子資料會配合一對應的選擇資料 (如圖五中的選擇資料 62 及 64)，以標示各子資料對應的位移暫存器 (如圖五中的子資料 46B 對應於第一位移暫存器 38A)。在實際運作時，第二時脈會先觸發選擇電路讀入對應某一子資料的選擇資料 (像是圖六 A 中的動作)，在此同時資料暫存器中的位移暫存器則在第一時脈的識別訊號 (如圖五中的識別訊號 81) 期間，不會受觸發而動作。選擇電路在暫存入選擇資料後，會依照選擇資料啟動對應該筆子資料的位移暫存器 (像在圖六 B 中，高位階的資料 46B 就對應於啟動中的第二位移暫存器 38B)。接下



五、發明說明 (14)

來第二時脈會觸發啟動中的位移暫存器，將該筆子資料存入對應的位移暫存器。

觀察圖六 A及圖六 B可發現，本發明技術可將資料訊號中位階較高的資料 46B 直接存入對應的第二位移暫存器 38B，不用經過第一位移暫存器 38A。請注意在習知技術中，位階較高的資料必須要先經過第一位移暫存器才能逐步依序地將位階較高的資料存入第二位移暫存器。習知技術的缺點就是，若要改變資料暫存電路中暫存資料的一部份（如位階較高的資料），資料暫存電路中的整筆資料都要重新依序暫存。若習知資料暫存電路中有三十二個各有四暫存單元的位移暫存器，就算是其中只有一位移暫存器的四個暫存單元中的位元要更新，習知技術中的介面電路都要花上一百二十八個時脈週期的時間將一百二十八個位元的整筆資料重新傳入習知之資料暫存電路。相較於習知技術，本發明技術中在相同情況下（三十二個位移暫存器中共一百二十八個暫存單元，四個暫存單元的位元要更新），本發明中的介面電路只要用三十二個時脈週期的選擇資料（用來選定對應之位移暫存器）及四個時脈週期的子資料（就是要更新的四個位元），就能完成資料更新。所以，與習知技術相比，本發明在更新資料時的效率已大幅增加。本發明的選擇電路中可另外包含一解碼器（decoder），選擇電路之輸出可由解碼器解碼再控制資料暫存電路中的各個位移暫存器，這樣一來選擇資料的位元




五、發明說明 (15)

就可以更少。承上例，三十二個位移暫存器只要用五個位元的選擇訊號，在解碼器解碼後就能控制各位移暫存器了。

上述優點使本發明技術特別適合用於網路交換機中，以顯示各終端機的狀態。如前面討論過的，在一交換機的控制的複數個終端機中，同時間很可能只有一部終端機的狀態需要更新。在這種情形下，習知技術要將全部終端機的狀態重新改變一次。相對地，在本發明中，只要以選擇訊號選擇好暫存該終端機狀態的位移暫存器，就可以將更新後機狀態的狀態直接暫存入該位移暫存器，不必更動對應其他終端機狀態的位移暫存器。

本發明技術的訊號更新的效率比習知技術的效率更高，顯示單元輸出也會更穩定（因為各位移暫存器的狀態不須頻繁的變化），且本發明中的介面電路30仍然只要以一個輸出端（一個腳位）提供序列形式的資料訊號36，這使得本發明中的介面電路30之設計及相關電路佈局（layout）僅須少量的腳位，即可實現高速顯示訊息的目的。本發明有優異的擴充性，當需要更多訊號顯示時，可省電路設計的時間與成本。


相較於習知技術以一時脈配合一序列型式之資料訊號，本發明揭露之技術是以兩時脈配合一序列形式的資料



五、發明說明 (16)

訊號。習知技術單一時脈僅能序列地觸發習知資料暫存電路的以序列方式處理資料訊號中的各筆子的資料。本發明技術的兩個時脈可互相配合，使本發明中的資料暫存電路不必得依照序列方式，就能存取一序列資料的各筆子的資料，使得資料的更新更為方便而有效率。且本發明中的介面電路仍然僅須一輸出端提供序列型式的資料，使本發明中之介面電路的電路設計及電路佈局仍能保持簡易，不會增加介面電路的成本。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明專利之涵蓋範圍。



圖式簡單說明

圖式之簡單說明：

圖一為習知資料暫存電路配合介面電路之功能方塊圖。

圖二為習知資料暫存電路中第一時脈與資料訊號之時序圖。

圖三 A至圖三 D為習知資料暫存電路依序位移各位元時電路狀態之示意圖。


圖四為本發明之訊號顯示裝置之方塊圖。

圖五為本發明中第一時脈、第二時脈與資料訊號之時序圖。

圖六 A至圖六 D為本發明方法於圖四中電路實施時各階段之示意圖。

圖式之符號說明：

30	本發明中之介面電路		
32	本發明中之資料暫存電路		
34	第一時脈	36	資料訊號
38A	第一位移暫存器		
38B	第二位移暫存器		
39、48	暫存單元	40	顯示電路
42、51	時脈端	44	顯示單元
46、46A、46B	資料	50	選擇電路



圖式簡單說明

52

控制端


62、64 選擇資料

67

箭頭 X記號


34A、34B、34C、34D、34E、34F、34G、34H、54A、
54B、54C、54D 時脈週期

36A、36B、36C、36D、36E、36F、36G、36H、62A、
62B、64C、64D 位元




六、申請專利範圍

1. 一種訊號顯示裝置，包含：
複數個位移暫存器，用以接收一第一時脈；以及
一選擇電路，用以根據一第二時脈接收一資料流之一
選擇訊號，並輸出複數個致能訊號至該等位移暫存器；
其中該等位移暫存器可分別根據該第一時脈選擇性地
(selectively)暫存該資料流之一部份，以回應於該等致
能訊號。
2. 如申請專利範圍第1項之裝置，其中該資料流係為一
序列 (sequential) 資料流。
3. 如申請專利範圍第1項之裝置，其中該訊號顯示裝置
由一外部之積體電路 (IC) 接收該第一時脈、該第二時脈、
以及該資料流。
4. 如申請專利範圍第1項之裝置，其中該第一時脈與該
第二時脈係為時間上地互補 (complementary)。
5. 如申請專利範圍第1項之裝置，其中該第二時脈觸發
該選擇電路之一持續時間係相應於該選擇訊號之一持續時
間。
6. 如申請專利範圍第1項之裝置，其中該選擇電路包含
複數個暫存單元，用以暫存該選擇訊號。



六、申請專利範圍

7. 如申請專利範圍第6項之裝置，其中各暫存單元係耦接至各位移暫存器。
8. 如申請專利範圍第1項之裝置，更包含一顯示電路，用以顯示暫存於該等位移暫存器中之資料。
9. 一種產生顯示訊號之方法，包含步驟有：
產生一第一時脈；
產生一第二時脈；以及
根據該第一時脈以及該第二時脈產生一資料流；
其中該資料流包含一選擇訊號與一顯示資料，而該顯示資料係相應於該第一時脈，該選擇訊號係相應於該第二時脈。
10. 如申請專利範圍第9項之方法，其中該資料流係為一序列資料流。
11. 如申請專利範圍第9項之方法，其中該第一時脈與該第二時脈係為時間上地互補。
12. 如申請專利範圍第9項之方法，其中該第二時脈觸發該選擇電路之一持續時間係相應於該選擇訊號之一持續時間。



六、申請專利範圍

13. 如申請專利範圍第9項之方法，其中該選擇電路包含複數個暫存單元，用以暫存該選擇訊號。

14. 如申請專利範圍第10項之方法，更包含並列地輸出顯示該序列資料流之顯示資料。

15. 如申請專利範圍第9項之方法，更包含回應於該選擇訊號而選擇性地接收該顯示資料。


16. 如申請專利範圍第9項之方法，其中該第一時脈訊號包含一識別訊號，用以區分該選擇訊號與該顯示資料。

17. 如申請專利範圍第9項之方法，更包含以該第一時脈訊號觸發複數個位移暫存器，致使該等位移暫存器依據該第一時脈訊號而暫存該顯示資料。


18. 如申請專利範圍第9項之方法，更包含以該第二時脈觸發一選擇電路，致使該選擇電路接收該選擇訊號並輸出複數個致能訊號。

19. 如申請專利範圍第18項之方法，其中該等位移暫存器回應於該等致能訊號而選擇性地接收該顯示資料。







一




二
回




圖三A




圖三B




圖三C




圖三D




圖四




圖五



圖六A




圖六B



圖六C

第 1/24 頁



第 2/24 頁



第 2/24 頁



第 4/24 頁



第 4/24 頁



第 5/24 頁




第 5/24 頁



第 6/24 頁



第 6/24 頁




第 7/24 頁



第 7/24 頁




第 8/24 頁



第 8/24 頁



第 9/24 頁




第 9/24 頁




第 10/24 頁




第 10/24 頁




第 11/24 頁




第 11/24 頁




第 12/24 頁




第 12/24 頁




第 13/24 頁




第 13/24 頁



第 14/24 頁



第 14/24 頁



第 15/24 頁



第 15/24 頁



第 16/24 頁



第 16/24 頁



第 17/24 頁




第 17/24 頁




第 18/24 頁




第 18/24 頁




第 19/24 頁




第 20/24 頁




第 21/24 頁



第 22/24 頁



第 23/24 頁



第 24/24 頁

